Hello World using E-gizmo's CPLD board

['yus]

may ADC module din ba sya?

[rdpzycho]

alam ko madalas wala kaya gumagamit ng external Fast DAC's.

[ef - el - ay - pee]

too bad CoE's at hindi ECEs ang natututong mag VHDL sa amin. , though may mga iilang anak ng diyos na mga ECEng natututo nito.

[Born2BeWired]

Ayos ito! mukhang dito ako matututong mag CPLD

[marcelino]

too bad CoE's at hindi ECEs ang natututong mag VHDL sa amin. , though may mga iilang anak ng diyos na mga ECEng natututo nito.

grabe ka naman... you can even learn it without a board!

Ayos ito! mukhang dito ako matututong mag CPLD

[ef - el - ay - pee]

sabagay...aaralin ko to pag meron na kong oras, may market value din ang mag-aral ng FPGA....pero hindi po ba verilog ang standard sa industry? ....tapos anlaki pa ng installer ng Xilinx...

[marcelino]

sabagay...aaralin ko to pag meron na kong oras, may market value din ang mag-aral ng FPGA....pero hindi po ba verilog ang standard sa industry? ....tapos anlaki pa ng installer ng Xilinx...

\

thats not true... standardize naman ang vhdl (ng ieee).

[paranz]

yes tama sa efi, verilog na talaga ang kadalasang ginagamit sa industry ngayun

[Born2BeWired]

Pagkakaalam ko sir, verilog is gaining popularity dahil malapit na malapit siya sa C, and generally mas maikli ang lines of codes sa Verilog ikumpara sa VHDL describing the same logic.

[marcelino]

buti pa pala, pag-aralan din natin ang verilog... hehehe

nag-attempt na ako nyan, halos magkapareho naman.

eto article, comparing vhdl and verilog. pero di naman dinicuss ang popularity.
http://www.angelfire.com/in/rajesh52/verilogvhdl.html

[0b00000111]

ganda points sa iyo tita marce! turuan mo pa kami hehe

ang ginagawa ko sa ngayon is yung schematic representation sa webpack ise ang ginagamit ko at hinde ako gumagamit pa ng VHDL hehehe (pang-tamad)

pero plan ko is mag-full VHDL without using schematic ng xilinx ISE.

nagpabook bind na ako kanina ng VHDL ebook... hopefully, matutunan at ma-master (sana) ko din ang VHDL using CPLD

[rdpzycho]

buti pa kayo may time.

[marcelino]

^thanks for the point!

di naman ako magaling magsulat.... basta kapag may naisip (or may nagawa) ako, iseshare ko nalang. hehehe

pero in contrary, di pa ako nakakagamit nung schematic. try ko mamaya...

[0b00000111]

pero in contrary, di pa ako nakakagamit nung schematic. try ko mamaya...

mas madali yung schematic kasi madami ng ready made na parts hehehehe pero gusto ko pa rin pag-aralan yung VHDL para gumawa ng customized parts hehe

[marcelino]

mas madali yung schematic kasi madami ng ready made na parts hehehehe pero gusto ko pa rin pag-aralan yung VHDL para gumawa ng customized parts hehe

sabagay...
pero ang advantage naman ng vhdl kaagad, kahit di mo alam kung anong rtl equivalent ng ALU, kusang nailalagay na. hehehe

tulad nitong ginawa ko.














so yan ang pasunod-sunod...
hanggang sa kinaloob-looban, gates lang naman pala...

[subzer0]

ate marce, di ba po xilinx CPLD yan?may simulator ba yung software ng xilinx?para makita ko naman yung flow ng program bago ko i load yung program sa JTAG.

[marcelino]

ate marce, di ba po xilinx CPLD yan?may simulator ba yung software ng xilinx?para makita ko naman yung flow ng program bago ko i load yung program sa JTAG.

yung webpack meron na din...
pero di ako sanay dun, kaya nagdownload pa ako ng modelsim para masimulate ko lang. pero kakailanganin mo pang gumawa ng testbench (vhdl code din ito) para masimulate mo ng maganda. Though, you can forcibly give values to each port/pin.

[subzer0]

meron ka pong link sa modelsim?dati po kasi ako gumagamit ng altera maxplus,pero di ko pa natatry yung xilinx,sensya na po makulit ako.

[0b00000111]

meron bang VHDL editor na may intellisense/code completion tulad ng sa visual studio?

[paranz]

^ asa ka pa